这个题宗旨基础谜底是，逻辑高暗示电源轨上的电压，代表二进造 1，逻辑低暗示地电压，代表二进造 0。这个形容是一个很好的起始，它变得更倘若咱们说“接近电源轨”和“接近地”而不是“正在电源轨处”和“正在地”，那么是切确的。此篡改探讨了流过 NMOS 或 PMOS 沟道的电流正在源极和漏极之间发作幼电压差的实情。

　　流经通道的电流题目会导致典范 CMOS 功效的一个更微妙但至合紧要的方面。 CMOS 反相器确保输出节点与电源轨或地拥有低电阻衔接；反相器老是NMOS导通、PMOS截止或PMOS导通、NMOS截止。这便是为什么咱们可能说 CMOS 电途驱动逻辑低或逻辑高。这也是为什么盘绕逆变器拓扑修筑的逻辑电途如许牢靠的“数字”——全豹节点都拥有显然界说的二进造状况，由于它们永远拥有通向电源电压或接地的低电阻途途。

　　传输晶体管逻辑 (PTL) 也称为传输门逻辑，基于利用 MOSFET 举动开合而不是逆变器。结果是（正在某些境况下）观念上的简化，但 CMOS 反相器庄重的逻辑高/逻辑低输出特质丧失了。

　　可能利用单个NMOS晶体管举动PTL开合；当施加到栅极的电压为逻辑高时，开合被以为是闭合的，而当施加到栅极的电压为逻辑低时，开合被以为是翻开的。下图显示了仅利用一个晶体管的与门（或起码好像于与门的东西）。

　　当输入 (A) 为逻辑高且开合限造信号 (B) 为逻辑高时，输出 (Y) 为逻辑高，而对付全豹其他组合，输出 (Y) 都不是逻辑高。这听起来像“与”真值表，但咱们真的可能将其称为“与”门吗？这取决于你的主见。题目正在于，当 B 输入为逻辑低电平常，电途不会驱动逻辑低电平。它只是断开衔接，即浮动。为了确立逻辑低电平，咱们须要一个下拉电阻：

　　现正在咱们有了一个功效性与门，而且只利用了一个晶体管和一个电阻器，而基于 CMOS 反相器的尺度与门须要六个晶体管。然而，PTL电途毫不等同于尺度CMOS版本。起首，它不行牢靠地供给低电阻接地途途。其次，只须输出为逻辑高电平，它就会消磨静态功耗——电流从输入流经 NMOS、下拉电阻到地：

　　这意味着咱们失落了基于逆变器的逻辑的一个极其有益的特质，即电源仅正在开合功夫供给大宗电流。 （这便是为什么 CMOS 功耗与频率成正比——更多的开合意味着更多的电流，更多的电流意味着更多的功率。）

　　如上一节所示，PTL 盘绕 MOSFET 开合修筑，这些开合可能传达（以是得名）或阻碍信号。利用 NMOS 晶体管举动开合无疑是削减晶体管数宗旨好技巧，但寡少的 NMOS 正在功能方面并不令人印象深远。更好的处置计划是 CMOS 传输门：

　　本文对寡少的 NMOS 和 CMOS 传输门实行了扼要比拟。毫无疑义，普通来说，传输门是更好的告终办法，但请探讨量度。彰着须要一个异常的晶体管，但还要注视，PMOS 不是由开合限造信号驱动，而是由开合限造信号的补码驱动。比方，倘若天生输入信号的电途是供给

　　输出的D 触发器，则这不是题目。不表，每每只要一个输入信号可用，正在这种境况下，利用 CMOS 传输门意味着咱们还务必有一个反相器来为第二个 FET 创筑限造信号。

上一篇：cm逻辑门cmos电路cmos逻 下一篇：os电路图cmos逻辑电路图cm