的最大电压。当驱动感性负载时，这征求施加的电压加上任何感性觉得电压。对待感性负载，MOSFET 两头的电压本质上可能是施加电压的两倍。

　　这决计了 MOSFET 正在雪崩条目下可能继承多少能量。倘若逾越最大漏源电压而且电流冲过器件，则会发作雪崩。雪崩值越高，设置越结壮。雪崩条目大概导致两种大概的滞碍形式，从而捣乱 MOSFET。最具捣乱性的是“双极闭锁”，倘若器件电流正在其内部器件电阻上惹起电压降，从而导致晶体管举措和 MOSFET 寄生双极组织的闭锁。第二种滞碍形式是热滞碍形式，倘若雪崩条目使器件温度升高到其最高结温以上，就会发作这种情景。

　　Trench 技艺供应切近行业当先的平面技艺的雪崩才能。为了确保令人得志的功能，该技艺中的器件可能针对最高结温的单脉冲雪崩能量 （EAS） 实行悉数表征。EAS 越高，设置越结壮。极少设置是按照 EAR（反复雪崩能量）实行评级的。

　　沟槽技艺供应了低导通电阻的理念个性，有时以吃亏高雪崩能量为价格。与现有的基准平面技艺比拟，沟槽功率 MOSFET 技艺的单元面积器件导通电阻消浸了 15%，但平常以更高的电荷为价格。并且，沟槽技艺同意将导通电阻温度系数消浸 10%。

　　对待平面和沟槽 MOSFET，导通电阻都很紧急，由于它决计了功率半导体的功率损耗和发烧。导通电阻越低，器件功率损耗越低，运转温度就越低。这正在标称事业温度平常逾越 125°C 的运用中尤为紧急。 低导通电阻大大消浸了很多运用中的散热哀求，从而消浸了零件数目和拼装本钱。正在很多运用中，低导通电阻还清除了并联 MOSFET 以告竣低导通电阻的需求，与前几代 MOSFET 比拟，这提升了牢靠性并消浸了团体编造本钱。

　　RDS（on） 跟着细胞密度的增多而消浸。多年来，电池密度从 1980 年的每平方英寸五十万个安排增多到平面 MOSFET 的约 800 万个，沟槽技艺的电池密度约为 1200 万个或更高。

　　无论是平面照样沟槽型，最高结温 TJ（max） 都是器件自己电气个性以及所采用封装的函数。封装热个性决计了其从芯片中提取热量的才能。结到境况和结到表壳的热阻是权衡 MOSFET 提取热量才能的目标。数据表以 °C/W 或 K/W 为单元对热阻实行评级。热阻越低，封装清除热量的出力就越高。正在某些情景下，大概需求散热器将器件结温维持正在其最大额定值以下。图 6-1显示了 VGS = 4.5 V 和 10 V 时 RDS（ON） 随结温的蜕变。VGS 是栅源电压。

　　毗连漏极电流 ID 确定了 MOSFET 驱动特定负载的才能。该值可能由 MOSFET 的封装节造。当正在脉冲形式下运转时，MOSFET 的漏极电流可能是其毗连额定值的数倍。正在脉冲形式下，脉冲宽度和占空比决计了太平的漏极电流和器件功耗。

　　MOSFET 的太平事业区 SOA 是施加到器件的电压和电流的函数。SOA 流露为电压和电流的弧线，图中显示了“太平”区域。图 6-2是 SiE848DF 的 SOA 图。

　　MOSFET 栅尽头上的电荷由其栅极-源极电容决计。栅极电荷越低，就越容易驱动 MOSFET。总栅极电荷 QG 会影响 MOSFET 的最高牢靠开合频率。栅极电荷越低，频率越高。正在较高频率下事业同意应用较低值、较幼尺寸的电容器和电感器，这大概是编造本钱的紧急要素。低栅极电荷也使其更容易驱动 MOSFET，可是，打算职员有时需求正在开合频率与 EMI 商讨之间实行衡量。极少新型沟槽器件比极少现有的平面技艺显示出更低的栅极电荷，伎俩是用新的较幼的晶片器件替代较大的晶片，这些晶片器件仍然过优化，可供应沟槽器件的较低电荷版本。图 6-3显示了 SiE848DF 的栅极电荷，以 nC、纳库仑为单元。

　　阈值电压 Vgs（th） 是正在源极和漏极区域之间变成导电通道所需的最幼栅极-源极偏压。平常正在 250μA 的漏源电流下衡量。对待栅极氧化层较厚的高压器件，其值为 2-4V，对待栅极氧化层较薄的低电压器件，逻辑兼容值为 1-2V，这是常见的。正在功率分表高贵的基于电池的运用中，RDS（on） 和 Vgsth 值趋于消浸。栅极氧化层的质地和完全性成为重要题目，由于栅极氧化层厚度减幼以告竣较低的 Vgsth，栅极和源极之间需求使 MOSFET 导通的最幼电压。逻辑电平 MOSFET 的模范值约为 2V 至 3V，而其他器件大概拥有更高的值。正在图 6-4中，阈值电压与结温的干系图。数据表规章，对待 250 μA 的漏极电流，模范阈值为 1.8 V，这使 MOSFET 处于逻辑电平畛域内。

　　假使输入电容值很有效，但它们并不适合算计正在给定年华内开合器件所需的栅极电流，而且正在斗劲两个器件的开合功能时也不行供应正确的结果。从电途打算的角度来看，一个更有效的参数是总栅极电荷。大大批创造商正在其数据表中都包括这两个参数。

　　行使栅极电荷 Qg，打算职员可能算计驱动电途正在所需年华内接通器件所需的电流量，由于 Qg = 电流×年华。比如，倘若向栅极供应 20mA 的电流，则栅极电荷为 20nC 的器件可能正在 20ms 内导通，倘若栅极电流增多到 1A，则可能正在 20nsec 内导通。应用输入电容值，这些方便的算计是不大概的。

　　栅极电荷和导通电阻是彼此相合的。也便是说，栅极电荷越低，导通电阻就越高，反之亦然。从史籍上看，MOSFET 创造商无间一心于消浸 RDS（on），而不太合心栅极电荷。这种情景正在过去几年中发作了蜕变，新的打算和工艺产生了，可供应更低的栅极电荷器件。需求注意的是，RDS（on） 和栅极电荷之间存正在衡量，而且运用次序将决计哪个参数更紧急。RDS（on） × Qg 的乘积是一个品格因数 （FOM），用于斗劲高频运用中应用的分别功率 MOSFET

　　因为功率 MOSFET 重要用作电源开合，是以估计它们拥有低导通和开合损耗。对待电源处理运用，导通损耗、耐用性和雪崩才能是紧急个性。导通损耗由功率 MOSFET 的事业电流和导通电阻 （I2R） 的乘积决计。

　　体二极管正向电压 （VSD） 是体漏二极管正在指定源电流值下保障的最大正向压降。VSD 的值很紧急，正在源极-漏极电压大概扩展到负畛域的运用中必需很低，从而导致体漏二极管正向偏置。倘若发作这种情景，源极-漏极电流会从漏极直接流向源极触点，穿过正向偏置体二极管 p-n 结。

　　倘若栅源电压 VGS Vgsth.正在这种同步整流器形式下应用低电压和低 RDS（on） 功率 MOSFET，则第二条更重要的电宣扬导途途将通过通道存正在，由于它们的正向压降可能低至 0.1V，而模范的肖特基二极管正向压降为 0.4-0.5V。高压设置 （100V） 的最大值为 1.6V，低压设置 （100V） 的最大值为 1.2V，对待 VSD 很常见。SiE848DF 的源极-漏极二极管正向电压如图6-5所示。

　　一个紧急的参数是最大同意功率耗散 PD，当表壳温度维持正在 25°C 时，它会将 MOSFET 的芯片温度提升到最大同意结温 Tjmax。 最大 Tj 平常为 150°C 或 175°C。

　　RθJC 是 MOSFET 的结到表壳热阻，模范的表貌贴装封装的热阻为 30-50 °C/W，而模范的 TO-220 器件的热阻为 2°C/W 或更低。数据手册还可能供应功率 MOSFET 结到境况热阻的 RθJA 值。

　　同意的源极-漏极电压的最大上升速度是 MOSFET 的 dV/dt。倘若逾越此速度，栅源端子两头的电压大概会高于器件的阈值电压，从而迫使器件进入导流形式，正在某些情景下大概会发作灾难性滞碍。

　　有两种大概的机造可能导致 dV/dt 诱导导通。一个通过栅极-漏极电容 CGD 的反应用意变为激活状况，与 CGS 一道变成一个电容分压器，该分压器可能出现足以逾越 Vth 的脉冲，并正在漏极上的疾捷电压转换时代掀开器件。当器件的漏极和源尽头子上产生电压斜坡时。平常驱动器会罗致流经栅极电阻 RG 的电流，以正在合断状况下将栅极箝位为低电平，倘若 Rg 太大，有时大概会将驱动器与栅极断绝，从而同意器件导通。RG 是电途中的总栅极电阻。

　　MOSFET 中 dV/dt 导通的第二种机造是通过寄生 BJT。与体二极管的耗尽区合联的电容，延迟到漂移区，流露为 CDB，产生正在 BJT 的基极和 MOSFET 的漏极之间。当漏源端子上产生电压斜坡时，该电容会出现流经基极电阻 RB 的电流。

　　当 MOSFET 用作开合时，其根性情能是通过施加到栅极的电压信号来支配漏极电流。器件的开合功能取决于确定电容两头的电压蜕变和电感电流蜕变所需的年华。RG 是栅极的分散电阻，与有源面积大致成反比。RG 的乘积和多晶硅栅极的活性面积平常约为 20 Ω-mm2。图 6-6[短少 - 倘若您有杂志或旧数据表的副本，请将扫描件发送给Andy] 显示了 MOSFET 输入中的寄生效应。Ls 和 LD 是源极和漏极引线电感，约莫为几十 nH。再有几个与功率 MOSFET 合联的寄生电容。栅极-源极电容 CGS 是因为多晶硅栅极与源极和通道区域重叠而出现的电容，不是表加电压的强函数。

　　MOSFET 技艺的产生带来了另一种杀死半导体的伎俩：静电。处置 MOSFET 半导体的人堆集的电荷平常足以捣乱零件。是以，半导体创造商同意了 3000V 至 5000V 的静电放电额定值。MOSFET 半导体的处置次序应用接地带和导电表貌来防备静电题目。